

第二次作业 存储器基本概念、海明码和 Cache 参考答案

作 业 题 目

- 1、请简述存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？

解：存储器的层次结构主要体现在 Cache-主存和主存-辅存这两个存储层次上。Cache-主存层次在存储系统中主要对 CPU 访存起加速作用，即从整体运行的效果分析，CPU 访存速度加快，接近于 Cache 的速度，而寻址空间和位价却接近于主存。

主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。

综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。

主存与 CACHE 之间的信息调度功能全部由硬件自动完成。而主存与辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部分通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。因此，

这两个层次上的调度或转换操作对于程序员来说都是透明的。

- 2、什么是存储器的带宽？若存储器的数据总线宽度为 64 位,存取周期为 100ns,则存储器的带宽是多少？ ($1\text{ns} = 10^{-9}\text{s}$)

解：存储器的带宽指单位时间内从存储器进出信息的最大数量。

$$\text{存储器带宽} = 1/100\text{ns} \times 64 \text{ 位} = 640 \times 10^6 \text{ 位/秒} = 80 \times 10^6 \text{ B/秒}$$

- 3、写出 1100、1101、1110、1111 对应的汉明码。

解：有效信息均为 $n=4$ 位，假设有效信息用 $b_4b_3b_2b_1$ 表示

校验位位数 $k=3$ 位，($2^k \geq n+k+1$)

设校验位分别为 c_1 、 c_2 、 c_3 ，则汉明码共 $4+3=7$ 位，即： $c_1c_2b_4c_3b_3b_2b_1$

校验位在汉明码中分别处于第 1、2、4 位

$$c_1 = b_4 \oplus b_3 \oplus b_1$$

$$c_2 = b_4 \oplus b_2 \oplus b_1$$

$$c_3 = b_3 \oplus b_2 \oplus b_1$$

当有效信息为 1100 时， $c_3c_2c_1=110$,汉明码为 0111100。

当有效信息为 1101 时， $c_3c_2c_1=001$,汉明码为 1010101。

当有效信息为 1110 时， $c_3c_2c_1=000$,汉明码为 0010110。

当有效信息为 1111 时， $c_3c_2c_1=111$,汉明码为 1111111。

- 4、已经接收到下列汉明码，分别写出它们所对应的欲传送代码。

(1) 1100000 (按偶性配置)

(2) 1100010 (按偶性配置)

(3) 0011001 (按奇性配置)

(4) 1000000 (按奇性配置)

解:

假设接收到的汉明码为 $C1'C2'B4'C3'B3'B2'B1'$, 按偶性配置则:

$$P1=C1' \oplus B4' \oplus B3' \oplus B1'$$

$$P2=C2' \oplus B4' \oplus B2' \oplus B1'$$

$$P3=C3' \oplus B3' \oplus B1'$$

(1) 如接收到的汉明码为 1100000,

$$P1=1 \oplus 0 \oplus 0 \oplus 0=1$$

$$P2=1 \oplus 0 \oplus 0 \oplus 0=1$$

$$P3=0 \oplus 0 \oplus 0=0$$

$P3P2P1=011$, 第 3 位出错, 可纠正为 1110000, 故欲传送的信息为 1000。

(2) 如接收到的汉明码为 1100010,

$$P1=1 \oplus 0 \oplus 0 \oplus 0=1$$

$$P2=1 \oplus 0 \oplus 1 \oplus 0=0$$

$$P3=0 \oplus 0 \oplus 0=0$$

$P3P2P1=001$, 第 1 位出错, 可纠正为 0100010, 故欲传送的信息为 0010。

假设接收到的汉明码为 $C1'C2'B4'C3'B3'B2'B1'$, 按奇性配置则:

$$P1=C1' \oplus B4' \oplus B3' \oplus B1' \oplus 1$$

$$P2=C2' \oplus B4' \oplus B2' \oplus B1' \oplus 1$$

$$P3=C3' \oplus B3' \oplus B1' \oplus 1$$

(4) 如接收到的汉明码为 0011001,

$$P1=0 \oplus 1 \oplus 0 \oplus 1 \oplus 1=1$$

$$P2=0 \oplus 1 \oplus 0 \oplus 1 \oplus 1=1$$

$$P3=1 \oplus 0 \oplus 1 \oplus 1=1$$

$P3P2P1=111$, 第 7 位出错, 可纠正为 0011000, 故欲传送的信息为 1000。

(5) 如接收到的汉明码为 1000000,

$$P1=1 \oplus 0 \oplus 0 \oplus 0 \oplus 1=0$$

$$P2=0 \oplus 1 \oplus 0 \oplus 0 \oplus 1=0$$

$$P3=0 \oplus 0 \oplus 0 \oplus 1=1$$

$P3P2P1=100$, 第 4 位出错, 可纠正为 1001000, 故欲传送的信息为 0000。

5、一个 8 体低位交叉的存储器，假设存储周期为 $T=200\text{ns}$ ，CPU 每隔 $1/8$ 存取周期启动一个存储体，试问依次访问 128 个字需多少时间？

解：4 体低位交叉的存储器的总线传输周期为 τ ， $\tau=T/8$ ，依次访问 128 个字所需时间为： $t=T+(128-1)\tau=T+127T/8=16.875T=3.375*10^{-6}\text{s}$

6、设主存容量为 256KB，Cache 容量为 2KB，每块为 4 个字节。

(1) 设计 Cache 地址格式，Cache 中可装入多少块数据？

(2) 在直接映射方式下，设计主存地址格式。

(3) 在四路组相联映射方式下，设计主存地址格式。

(4) 在全相联映射方式下，设计主存地址格式。

解：(1) Cache 容量为 2K 字，块长为 4，Cache 共有 $2K/4=2^{11}/2^2=2^9=512$ 块，

Cache 字地址 9 位，字块内地址为 2 位

因此，Cache 地址格式设计如下：

Cache 字块地址 (9 位)	字块内地址 (2 位)
------------------	-------------

(2) 主存容量为 256K 字= 2^{18} 字，主存地址共 18 位，共分 $256K/4=2^{16}$ 块，

主存字块标记为 $18-9-2=7$ 位。

直接映射方式下主存地址格式如下：

主存字块标记 (7 位)	Cache 字块地址 (9 位)	字块内地址 (2 位)
--------------	------------------	-------------

(3) 根据四路组相联的条件，一组内共有 4 块，得 Cache 共分为 $512/4=128=2^7$

组，

主存字块标记为 $18-7-2=9$ 位，主存地址格式设计如下：

主存字块标记 (9 位)	组地址 (7 位)	字块内地址 (2 位)
--------------	-----------	-------------

(4) 在全相联映射方式下，主存字块标记为 $18-2=16$ 位，其地址格式如下：

主存字块标记 (16 位)	字块内地址 (2 位)
---------------	-------------

7、设主存容量为 1MB，采用直接映射方式的 Cache 容量为 16KB，每块 4 个字，每字 32 位。试问主存地址为 ABCDEH 的存储单元在 Cache 中的什么位置？

解：主存和 Cache 按字节编址，

Cache 容量 $16KB=2^{14}B$ ，地址共格式为 14 位，分为 $16KB/(4*32/8B)=2^{10}$ 块，每块 $4*32/8=16B=2^4B$ ，Cache 地址格式为：

Cache 字块地址 (10 位)	字块内地址 (4 位)
-------------------	-------------

主存容量 $1MB=2^{20}B$ ，地址共格式为 20 位，分为 $1MB/(4*32/8B)=2^{16}$ 块，每块 2^4B ，采用直接映射方式，主存字块标记为 $20-14=6$ 位，主存地址格式为：

主存字块标记 (6 位)	Cache 字块地址 (10 位)	字块内地址 (4 位)
--------------	-------------------	-------------

主存地址为 ABCDEH=1010 1011 1100 1101 1110B，主存字块标记为 101010，Cache 字块地址为 11 1100 1101，字块内地址为 1110，故该主存单元应映射到 Cache 的 101010 块的第 1110 字节，即第 42 块第 14 字节位置。或者在 Cache 的第 11 1100 1101 1110=3CDEH 字节位置。

8、假设 CPU 执行某段程序时共访问 Cache 命中 4800 次，访问主存 200 次，已知 Cache 的存取周期为 30ns，主存的存取周期为 150ns，求 Cache 的命中率

以及 Cache-主存系统的平均访问时间和效率，试问该系统的性能提高了多少倍？

解：Cache 被访问命中率为： $4800/(4800+200)=24/25=96\%$

则 Cache-主存系统的平均访问时间为： $t_a=0.96*30ns+(1-0.96)*150ns=34.8ns$

Cache-主存系统的访问效率为： $e=t_c/t_a*100\%=30/34.8*100\%=86.2\%$

性能为原来的 $150ns/34.8ns=4.31$ 倍，即提高了 3.31 倍。

9、设某机主存容量为 4MB，Cache 容量为 16KB，每字块有 8 个字，每字 32 位，设计一个四路组相联映射（即 Cache 每组内共有 4 个字块）的 Cache 组织。

(1) 画出主存地址字段中各段的位数。

(2) 设 Cache 的初态为空，CPU 依次从主存第 0, 1, 2, ..., 89 号单元读出 90 个字（主存一次读出一个字），并重复按此次序读 8 次，问命中率是多少？

(3) 若 Cache 的速度是主存的 6 倍，试问有 Cache 和无 Cache 相比，速度约提高多少倍？

解：(1) 根据每字块有 8 个字，每字 32 位（4 字节），得出主存地址字段中字块内地址为 $3+2=5$ 位。

根据 Cache 容量为 $16KB=2^{14}B$ ，字块大小为 $8*32/8=32=2^5B$ ，得 Cache 地址共 14 位，Cache 共有 $2^{14-5}=2^9$ 块。

根据四路组相联映射，Cache 共分为 $2^9/2^2=2^7$ 组。

根据主存容量为 $4MB=2^{22}B$ ，得主存地址共 22 位，主存字块标记为

22-7-5=10 位，故主存地址格式为：

主存字块标记 (10 位)	组地址 (7 位)	字块内地址 (5 位)
---------------	-----------	-------------

(2) 由于每个字块中有 8 个字，而且初态为空，因此 CPU 读第 0 号单元时，未命中，必须访问主存，同时将该字所在的主存块调入 Cache 第 0 组中的任一块内，接着 CPU 读第 1~7 号单元时均命中。同理，CPU 读第 8, 16, ..., 88 号时均未命中。可见，CPU 在连续读 90 个字中共有 12 次未命中，而后 8 次循环读 90 个字全部命中，命中率为：

$$\frac{90 \times 8 - 12}{90 \times 8} = 0.984$$

(3) 设 Cache 的周期为 t ，则主存周期为 $6t$ ，没有 Cache 的访问时间为 $6t \times 90 \times 8$ ，有 Cache 的访问时间为 $t(90 \times 8 - 12) + 6t \times 12$ ，则有 Cache 和无 Cache 相比，速度提高的倍数为：

$$\frac{6t \times 90 \times 8}{(90 \times 8 - 12)t + 6t \times 12} - 1 \approx 5.54$$